10AX115H2F34E2SG FPGA Arria® 10 GX Genus 1150000 Cellae 20nm Technology 0.9V 1152-Pin FC-FBGA
Technical Product Specifications
| EU RoHS | Obsequens |
| ECCN(US) | 3A991 |
| Pars Status | Active |
| HTS | 8542.39.00.01 |
| SVHC | Ita |
| SVHC excedit Limen | Ita |
| Automotive | No |
| PPAP | No |
| Gens | Arria® 10 GX |
| Processus Technologiae | 20nm |
| User I/Os | 504 |
| Numerus registrorum | 1708800 |
| Operans Supple intentione (V) | 0.9 |
| Elementa logicae | 1150000 |
| Numerus Multipliers | 3036 (18x19) |
| Programma Memoria Type | SRAM |
| Memoria embedded (Kbit) | 54260 |
| Summa Number of Acta ram | 2713 |
| EMACs | 3 |
| Device Logica Unitates | 1150000 |
| De fabrica Number DLLs / PLLs | 32 |
| Transceptor canales | 96 |
| Transceiver Volo (Gbps) | 17.4 |
| dedicavit DSP | 1518 |
| Plu | 4 |
| Programmability | Ita |
| Reprogrammability Support | Ita |
| Exemplum Praesidium | Ita |
| In-Ratio Programmability | Ita |
| Celeritas Gradus | 2 |
| Una finita I / O signa | LVTTL|LVCMOS |
| Memoria externa interface | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| Minimum Operating Supple Voltage (V) | 0.87 |
| Maximum Operating Supple intentione (V) | 0.93 |
| I/O Voltage (V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| Minimum Operating Temperature (°C) | 0 |
| Maximum Operating Temperature (°C) | 100 |
| Supplier Temperature Grade | Extensus |
| Nomen | Arriae |
| Adscendens | Superficie montis |
| sarcina Altitudo | 2.95 |
| sarcina Latitudo | 35 |
| sarcina Longitudo | 35 |
| PCB mutatum | 1152 |
| Latin Package Nomen | BGA |
| Supplementum Package | FC-FBGA |
| Pin comitis | 1152 |
| Figura plumbea | Sphera |
Differentia et relatio inter FPGA et CPLD
1. FPGA definitione et notis
FPGAnovam accipit notionem nomine Logicam Cell Array (LCA) et Logicam Configurabilem Block (CLB) et Input Output (IOB) Clausum et Interconnect.Logica configurabilis modulus fundamentalis unitas est ad cognoscendum munus usoris, quod plerumque in aciem ordinatur et totum spumam disseminat.Modulus input-output IOB complet interfaciem inter logicam in chip et involucrum externum clavum, et plerumque circa chip ordinata disponitur.Internum wiring constat ex variis longitudinibus segmentorum filum et nexus programmabiles virgas, quae varias rationes programmabiles logicas iungunt vel cuneos I/O ut cum functione specifico circuitionem efformant.
Praecipuae notae FPGA sunt:
- Usura FPGA ad designandum ambitum ASIC, utentes ad productionem non indigent, aptam assulam accipere possunt;
- FPGA adhiberi potest ut gubernator specimen aliarum plene nativus vel semi-nativusASIC circuitus;
- Plures triggers et fibulae I/O in FPGA;
- FPGA una est e machinis cum cyclo brevissimo designato, sumptus evolutionis infimae et periculum infimum in ambitu ASIC.
- FPGA altam celeritatem processum CHMOS adoptat, humilis consummationis potentiae, et cum CMOS et TTL ordinibus compatibilis esse potest.
2, CPLD definitiones et notae
CPLDmaxime componitur ex programmabili Logicae Macro Cell (LMC) circa centrum inter connexionis programmalis matricis unitatis, in qua structura logica LMC magis implicata est et complexam I/O structuram inter connexionem complexam habet, ab utente generari potest secundum necessitates certae ambitus structurae, ad certas functiones perficiendas.Quoniam impedimenta logica cum filis metallicis in CPLD certa longitudine coniunguntur, logica circumductio designata tempus praevidendi habet et praeiudicium incompletae praenuntiationis vitat structurae interiunctae divisae.Ab 1990s, CPLD celerius evolvit, non solum cum notis electricis litura, sed etiam notis provectis ut ora intuens et programmatio online.
Characteres programmandi CPLD sunt hae:
- Facultates logicae et memoriae abundant (Cypressus De1ta 39K200 plus habet quam 480 Kb of RAM);
- Flexibile sincere exemplar cum redundans fudisset facultates;
- Flexibile ad mutandum clavum output;
- Potest institui ratio et reprogrammed;
- Multitudo unitatum I/O;
3. Differentiae et connexiones inter FPGA et CPLD
CPLD est abbreviatio commenti programmabilis logicae multiplex, FPGA est abbreviatio portae programmabilis campi ordinatae, munus utriusque basically idem est, sed principium exsecutionis leviter differt, ut interdum differentiam inter utrumque, collective negligamus. ad ut programmabiles logicae fabrica vel CPLD / FPGA.Plures societates CPLD/FPGas producentes sunt, maximae tres ALTERA, XILINX et LAT-TICAE.CPLD munus logicae compositionis combinatorialis valde fortis est, unitas macros duodecim vel plus quam 20-30 input logica combinatorialis dissoluere potest.Sed LUT of FPGA nonnisi logicam iuncturam 4 inputum tractare potest, ergo CPLD convenit ad logicam compositionalem complexam designandam ut decoding.Processus autem fabricandi FPGA decernit numerum LUTs et triggers contentorum in FPGA chip esse amplissimum, saepe milia millium, CPLD generaliter solum consequi posse 512 logicas unitates, et si chip pretium per numerum logicum divisum est. unitates, mediocris unitas logicae sumptus FPGA multo humilior est quam CPLD.Si igitur numerus triggers in consilio adhibitus est, sicut logicam sincere complexam designans, tunc usus FPGA est bona electio.
Tametsi tam FPGA quam CPLD sunt programmabiles ASIC machinis et multae notae communes habent, propter differentias structurarum CPLD et FPGA, proprias habent notas;
- CPLD aptior est ad complendas varias algorithmos et logicam combinatorialem, et FPGA aptior est ad logicam consequentem perficiendam.Aliis verbis, FPGA aptior est ad structuram divitem flip-flop, dum CPLD aptior est ad terminum flip-flop limitatum et uber structuram pinguem.
- Continua structura CPLD fusa decernit morae suae morae uniformem esse et praevidere, dum structura FPGA divisa eiectationem suam mora vagus esse decernit.
- FPGA magis flexibilitatem habet quam CPLD in programmatione.
- CPLD programmata est functionem logicam modificando circuli interni fixi, dum FPGA programmatur mutando nexum interni filum.
- Fpgas sub logicis portis programmari potest, dum CPLDS sub logicis caudices programmata sunt.
- FPGA magis integratur quam CPLD et implicatior compages et exsecutio logica habet.
In genere, maior est vis sumptionis CPLD quam FPGA, et quanto altior est gradus integrationis, eo manifestior.
