order_bg

products

XCVU190-2FLGB2104I C% Novae & Originale Own Stock Integrated Circuit High-Performance Horologium Buffer Familiae

Description:

Auxit effectum et memoriam ultraRAM in- chip reducendi sumptus BOM.Specimen misce de periphericis summus perficientur et ratio exsecutionis cost-efficax.Kintex UltraScale+ FPGAs multae potentiae optiones habent, quae optimam stateram inter debitam agendi rationem et minimam potentiam involucro tradent.Summus capacitas, summus perficientur FPGAs utens tam monolithicis quam in generationibus SSI technicis proximis.Virtex UltraScale cogitationes ad summum systematis capacitatem, bande, et perficiendi ad electronicam clavem mercatus et applicationis requisita per integrationem variarum functionum graduum perficiendam assequuntur.


Product Detail

Product Tags

Product attributa

EXEMPLUM DESCRIPTIO
Categoria FPGAs (Field Programmable Porta Forum)
Mfr AMD
Series Virtex® UltraScale™
sarcina Tray
Product Status Active
DigiKey Programmable Non verificatur
Numerus LABS / CLBs 134280
Numerus Elementorum Logicorum / Cellulae 2349900
Summa RAM Bits 150937600
Numerus I / O * 702
Voltage - Supple 0.922V ~ 0.979V
Adscendens Type Superficie montis
Operating Temperature -40°C ~ 100°C (TJ)
Sarcina / Case 2104-BBGA, FCBGA
Elit Fabrica Package 2104-FCBGA (47.5x47.5)
Basis Product Number XCVU190

Descriptio

Kintex® UltraScale FPGAs: Summus perficientur FPGAs cum umbilico ad pretium/peractionem, utens technologiam monolithicam et postero-generationem reclinatam silicon (SSI) internectit.Princeps DSP et scandalum RAM ad rationes logicas et transceivers generationis proximae, cum low-cost packaging coniuncta, optimum conpositum capacitatis et sumptus efficiat.
Kintex UltraScale+™ FPGAs: Perficientur aucta et in memoriam UltraRAM ad redigendum sumptus BOM.Specimen misce de periphericis summus perficientur et ratio exsecutionis cost-efficax.Kintex UltraScale+ FPGAs multae potentiae optiones habent, quae optimam stateram inter debitam agendi rationem et minimam potentiam involucro tradent.
Virtex® UltraScale FPGAs: Summus capacitas, summus perficientur FPGAs utens tam monolithicis quam in generationibus SSI technicis proximis.Virtex UltraScale cogitationes ad summum systematis capacitatem, bande, et perficiendi ad electronicam clavem mercatus et applicationis requisita per integrationem variarum functionum graduum perficiendam assequuntur.
Virtex UltraScale+ FPGAs: Sed summa transceptiva, supremus comes DSP, et summa in- chip et in sarcina memoria in architectura UltraScale praesto.Virtex UltraScale+ FPGAs etiam multas potentias optiones praebent, quae optimam proportionem tradent inter observantiam systematis inquisitam et potentiam minimam involucro.
Zynq® UltraScale+ MPSoCs: Coniunge ARM® v8-substructio Cortex®-A53 summus perficientur industriae efficientis 64 frenum applicationis processus cum ARM Cortex-R5 processor real-time et architectura UltraScale ad primam industriam creandam omnes Programmabiles MPSoCs.Inauditam vim praebet compendiorum, processus heterogeneorum, accelerationem programmabilem.Zynq® UltraScale+ RFSoCs: Coniunge RF data converter subsystem et correctio errorum cum industria ducens logicam programmabilem et heterogeneorum processus facultatem. Integrated RF-ADCs, RF-DACs, et mollis decisiones FECs (SD-FEC) clavem subsystems praebent pro multiband. , multi-modi radios cellulares et funis infrastructuram.

Summarium Features

RF Data Converter Subsystem Overview
Maxime Zynq UltraScale+ RFSoCs includit RF data converter subsystem, quae plures radiophonicas continet
frequency analog ad digitales convertentes (RF-ADCs) et multiplex radiophonicum digitalis ad analogum
converters (RF-DACs).Summus praecisio, summus velocitas, potentia efficiens RF-ADCs et RF-DACs possunt esse.
singillatim configurari pro notitia reali vel configurari potest in paria pro notitia reali et imaginario I/Q.The
12-frenum RF-ADCs sustinent specimen rates usque ad 2GSPS vel 4GSPS, prout in fabrica selecta sunt.In XIV-bit
RF-DACs adiuvandas rates sample usque ad 6.4GSPS.
Mollis Decision Porro Error Correctio (SD-FEC) Overview
Quidam Zynq UltraScale + RFSoCs includunt valde flexibile mollis-decision FEC cuneos ad decoding et modum translitterandi
notitia ut medium ad coercendos errores in notitia tradenda per leves vel tumultuosos canales communicationis.
In SD-FEC caudices suscipe humilis densitate pari reprehendo (LDPC) decode/encode et Turbo decode for use in
5G wireless, backhaul, DOCSIS, et LTE applicationes.
Processus Ratio Overview
Zynq UltraScale+ MPSoCs et RFSoCs variantes variantes nuclei dualis et quad nuclei cortex-A53 (APU)
cum dual-core ARM Cortex-R5 (RPU) processus systematis (PS).Aliqua etiam inventa ARM
Mali™-400 MP2 graphics processus unitatis (GPU).

  • Priora:
  • Deinde:

  • Epistulam tuam hic scribe et mitte nobis