XC7Z100-2FFG900I - Circuitus Integrati, Embedded, Ratio de Chip (SoC)

Basic SoC architectura

A typicam systema-in-chip architectura hisce componentibus constat:
- Saltem unus microcontroller (MCU) vel microprocessor (MPU) vel processus signo digitalis (DSP), sed plures processus nuclei esse possunt.
- Memoria unius vel plurium sit RAM, ROM, EEPROM et mico memoria.
- Oscillator et Phase ansa circuitionis clausae ad providendum tempori pulsus significationibus.
— Peripherales calculis et timersibus constans, potentiae circuitus suppeditant.
- Interfaces pro diversis signis connectivity ut USB, FireWire, Ethernet, asynchronum transceptivum universale et interfaces peripherales vide, etc.
- ADC/DAC ad conversionem inter signa digitalis et analogi.
- intentione ordinandi circuitus et regulatores intentionis.
Limites SoCs

Nunc, consilium architecturae communicationis SoC est relative matura.Maxime chip turmae architecturae SoC utuntur pro fabricando chippis.Cum autem applicationes commerciales ad disciplinam coexistentiam et praedictibilitatem persequendam perseverent, numerus nucleorum in spumam insertus perget augere et architecturae SoC bus fundatae in dies magis difficiles occurrentibus crescentibus computandi exigentiis fiet.Praecipuae manifestationes huius sunt
1. pauperis scalae.soC ratio designandi incipit cum analysi systematis requisita, quae modulorum in ferramentis designat.Ut ratio ad recte operandum sit, positio cuiusque moduli corporis in SoC in chip est relative fixa.Expleto consilio physico, modificationes faciendae sunt, quae processus redesignans efficaciter esse potest.Ex altera parte, SoCs ex bus architecturae limitantur in numero nucleorum processus qui extendere possunt propter inhaerentem mechanismum instrumenti communicationis arbitralis bus architecturae, hoc est unum par nucleorum processus simul communicare potest.
2. Cum architecturae bus innixa mechanismo exclusivo, unusquisque moduli functionis in SoC communicare potest tantum cum aliis modulis in systemate quo semel imperium bus obtinuit.Ex toto, cum modulus bus compromissi ius communicationis acquirit, alii moduli in systemate morari debent donec bus liber est.
3. Unius horologii synchronisation quaestio.Currus structuram synchronisationem globalem requirit, tamen, cum processus plumarum magnitudo minor fit et minor, frequentia operativa celerius oritur, postea 10GHz attingens, impetus ex mora nexus causatus tam gravis erit ut in arbore horologii globalis non possit designari. et propter ingentem retis horologii, eius vis consumptio maximam vim totius capitis obtinebit.