XC2C256-7TQG144C QFP144 xilinx xxxiii 1.8V Input-output quantitas 118 FULG PLD IC electronic.
Product attributa
EXEMPLUM | DESCRIPTIO | SELECT |
Categoria | Integrated Circuitus (IC) |
|
Mfr | Intel Xilinx |
|
Series | CoolRunner II |
|
sarcina | Tray |
|
Product Status | Active |
|
Programmable Type | In Ratio Programmable |
|
Mora Tempus tpd (1) Max | 6.7 ns |
|
Voltage Supple - Internum | 1.7V ~ 1.9V |
|
Numerus Elementorum Logicae / obstruit | 16 |
|
Numerus Macrocellorum | 256 |
|
Numerus Portarum | 6000 |
|
Numerus I / O * | 118 |
|
Operating Temperature | 0°C ~ 70°C (TA) |
|
Adscendens Type | Superficie montis |
|
Sarcina / Case | 144-LQFP |
|
Elit Fabrica Package | 144-TQFP (20×20) |
|
Basis Product Number | XC2C256 |
|
Report Product Information Error
View Similia
Documenta & Media
RESOURCE EXEMPLUM | LINK |
Datasheets | XC2C256 Datasheet |
Environmental Information | Xiliinx RoHS Cert |
Featured Product | CoolRunner™-II CPLDs |
PCN Conventus / Origin | Mult Dev LeadFrame Chg 29/Oct/2018 |
HTML Datasheet | XC2C256 Datasheet |
Environmental & Import Classifications
TRIBUO | DESCRIPTIO |
RoHS Status | ROHS3 Compliant |
Humorem Sensitivity Level (MSL) | 3 (168 Hours) |
SPATIUM Status | SPATIUM Unaffected |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |
Dialectica programmabilis multiplex fabrica (CPLD) est logica fabrica cum programmatibus omnino ET/OR instructis et macrocellis.Macrocells praecipuae sunt clausurae structurae CPLD, quae logicae operationes implicatae et logicae continent ad expressiones normales formas disiunctivas exsequendas.ET/OR ordinatae sunt omnino reprehensibiles et responsabiles ad varias logicas functiones exercendas.Macrocells etiam definiri potest ut stipites functiones responsales ad logicam consequentiam vel combinatorialem perficiendam.
Intricata ratio programmabilis logica fabrica eget porttitor producto comparatus ad logicas antecedentes cogitationes sicut logicae programmabiles vestit (PLAs) et programmabilis ordinatio logicae (PAL).Cogitationes logicae antiquiores non erant programmabiles, ideo logica fabricata est ex multiplici ratione assulorum coniungendo.A CPLD implicationem habet inter PALs et portam campi programmabilem vestit (FPGAs).Habet etiam architectonicas lineas tam PALs quam FPGAs.Praecipua differentia architecturae inter CPLD et FPGA est quod FPGAs in tabulis spectris nituntur, CPLD autem in portis maritimis nituntur.
Communes notae CPLDs et FPGAs sunt ut portarum numeros et flexibiles cibaria ad logicam habeant.Cum notae communes inter CPLDs et PALs memoriam configurationem non-volatilem includunt.CPLDs sunt principes in mercatu logicae programmabilium machinarum, multa beneficia habentes sicut programmatio provecta, sumptus parvos, non volatiles et facile ad usum.
Auniversa programmabilia logicae fabrica(CPLD) estlogica programmabilis fabricacum multiplicitate inter illaPALsetFPGAsac architecturae utriusque.CPLD est principalis aedificium obstructionum amacrocellquae logicam continetdisiunctiva normalis formalocutiones et magis propriae operationes logicae.
Features[edit]
Quaedam lineamenta CPLD communia sunt cumPALs:
- Configurationis non-volatilis memoria.Dissimilis plures FPGAs, figura externaRomnon requiritur, et CPLD statim in systematis satus-sursum exercere potest.
- Multis technis legatum CPLD, maxime logicas caudices evertere cogit, ut signa inputet et output habeat cum paxillo externo coniuncta, occasiones reducens ad statum internum et logicam penitus iacuit.Hoc fieri solet non factor pro maioribus CPLDs et recentioribus CPLD familiae productis.
Alia lineamenta sunt communia cumFPGAs:
- Magnus numerus portarum in promptu est.CPLDs typice habent instar millia ad decem millialogice portaspermittens exsecutionem instrumentorum processus mediocriter perplexarum.PALs typice habent portas paucas centum aequivalentias ad plus, dum FPGAs typice discurrunt a myriades ad plures miliones.
- Praescripta quaedam logicae flexibilior quamperorare of-productumexpressiones, implicatae opiniones viae inter cellas tortor, et logica propria ad exsequendam varias communium usus functiones, utinteger arithmetica.
Insignissima differentia inter magnam CPLD et parvam FPGA praesentiam in CPLD memoriae non volatilis, quae permittit CPLDs utendum est pro "tabernus oneratusfunctiones, antequam potestatem aliis machinis tradendis, non habentes propriam rationem repositionis permanentem.Exemplum bonum est ubi CPLD adhibetur ut configurationem notitiarum FPGA oneratis ex memoria non volatili.[1]
Distinctiones[edit]
CPLDs gradus evolutionis erant ex machinis etiam minoribus quae praecedebant;PLAS(Primum per ametSignetics), etPALs.Hi vicissim praecesseruntvexillum logicaproducta, quae programmabilitatem nullam praebebant et ad functiones logicas aedificandas adhibiti sunt, pluribus astulas logicas regulas (vel centenas earum) simul (plerumque cum wiring in tabula circuli impressis vel in tabulis impressis, interdum, praesertim prototyping, utentes.filum wrapwiring).
Praecipua distinctio inter FPGA et CPLD fabrica architecturae est, quae CPLDs interne nitunturlook-up tables(LUTs) dum FPGAs usuratione caudices.