Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/integram ambitum

Specifications

XC7K480T-2FFG1156I FPGAs Overview
Communia
Xilinx® 7 series FPGAs comprehendunt quattuor familias FPGA, quae integram amplitudinem systematis requiruntur, pervagantes ex parvo pretio, factoris parvi, sensibilis, summi voluminis applicationes ad altiorem finem connectivity Sedis, capacitatis logicae, et insignem processui facultatem. pro maximis faciendis postulandis applicationibus.Series VII FPGAs includit:
• Spartan®-7 Family: Optimized for low cost, infima potestas, and high I/O effectus.Available in low-cost, perexigua forma factoris packaging pro vestigium PCB minimi.
• Artix®-7 Genus: Optimised ad applicationes potentiae humilis transceivers et altae DSP et logicae per put.Infimum summam rogationum materiarum sumptus summus throughput, sumptus-sensitivos applicationes praebet.
• Kintex®-7 Genus: Optimised pro meliori operando pretio cum 2X emendatione ad priorem generationem comparatum, ut novum genus FPGAs efficiat.
• Virtex®-7 Genus: Optimized pro summa ratio perficiendi et capacitatis cum 2X emendatione systematis perficiendi.Summam facultatem machinarum quae a technica arte repositae interiungunt (SSI) facultatem.
In statu-de arte, summus perficientur, humilis potentia (HPL), 28 um, summus k metallicus (HKMG) processus technologiae, 7 series FPGAs efficiunt singulare incrementum systematis cum 2.9 Tb/ s of I/O latitudo, 2 decies centena logica cellula capacitatis, et 5.3 TMAC/s DSP, dum L% minorem vim consumunt quam cogitationes generationis superioris, ut ASSPs et ASICs offerant plene programmabilem.
Features
• Provectus summus perficientur FPGA logica innixa tabulae speculativae 6 input realis (LUT) technologiae configurabilis cum memoria distributa.
• 36 Kb dual-portus clausus RAM cum logica in FIFO constructa pro in- scopis datorum buffering.
• High-peractio SelectIO™ technology cum auxilio pro DDR3 interfaces usque ad 1,866 Mb/s.
• Vide connectivity summus celeritas cum transceptivo multi gigabit aedificato ab 600 Mb/s ad maximos rates 6.6 Gb/s usque ad 28.05 Gb/s, specialem modum potentiae humilitatis praebens, optimized pro interfaces chip-ad-chip .
• A user configurabilis analogi interfacei (XADC), incorporatio dualis 12-bit 1MSPS analog-ad-digitales convertentes cum scelesto schismatis et sensoriis suppeditabit.
• DSP pecias cum 25 x 18 multiplicatoris, 48-bit accumulatoris, et prae-aspis pro eliquatione magni operis, inclusa symmetrica coëfficientis optimized eliquationis.
• Horologii procuratio potens tegularum (CMT) componendo periodum ansam clausam (PLL) et villicus horologii mixti-modus (MMCM) stipitibus ad subtilitatem et jitteram humilem.
• Stipes Integratus pro PCI Express® (PCIe), usque ad x8 Gen3 Endpoint et Radix Portus designationes.
• Lata varietas optionum configurationis, inclusa memorias commoditatis subsidium, 256 frenum AES encryption cum HMAC/SHA-256 authenticas, et in SEU detectio et correctio constructa.
• Low-cost, filum-vinculum, flip-chip lidless, et altum insigne integritatis flipchip packaging offerens facilem migrationem inter familiares in eadem sarcina.Omnes fasciculi praesto sunt in Pb-free et in optione pb fasciculi selecti.
• Designatur princeps effectus et infima potestas cum 28 um, HKMG, HPL processu, 1.0V core voltage processus technologiae et 0.9V core voltage optionis etiam inferioris potentiae.
Series XC7K480T-2FFG1156I est FPGA, Kintex-7, MMCM, PLL, 400 I/O's, 710 MHz, 477760 Cellae, 970 mV ad 1.03 V, FCBGA-1156, Substituta & alternativa sententia secundum cum datasheets, stipite, pricing ab Authorised Distributores ad FPGAkey.com, et potes etiam quaerere alias FPGAs productas.
Features
Progressus summus perficientur FPGA logica fundata est in tabulis technologiae 6-input aspectalis realis configurabilis sicut memoria distributa.
36 Kb dual-portus clausus RAM cum logica in FIFO constructa pro in- scopis datorum buffering.
Summus perficientur SelectIO technologiae cum auxilio pro DDR3 interfaces usque ad 1,866 Mb/s.
Vide connectivity summus celeritas cum transceptivo multi gigabit aedificato ab 600 Mb/s ad maximos rates ab 6.6 Gb/s usque ad 28.05 Gb/s, specialem modum virtutis humilitatis offerens, optimized pro interfaces chip-ad-chip.
A user configurabilis analogi interfacii (XADC), incorporatio dualis 12-bit 1MSPS analog-ad-digitalum convertentium cum scelesto schismatis et sensoriis suppeditabit.
DSP segmentis cum 25 x 18 multiplicatoris, 48 ​​frenum accumulatoris, et prae-addens pro eliquatione summus effectus, incluso symmetrico coefficiens optimized eliquationis.
Potens horologii procuratio tegularum (CMT) componendo periodum ansam clausam (PLL) et villicus horologii mixti-modus (MMCM) cuneos ad subtilitatem et jitter humilem.
Stipes integratus pro PCI Express (PCIe), usque ad x8 Gen3 Endpoint et Radix Portus designationes.
Lata varietas optionum configurationis, inclusa memorias commoditatis subsidium, 256 frenum AES encryption cum HMAC/SHA-256 authenticas, et in SEU detectio et correctio constructa.
Low-cost, filum-vinculum, lidless flip-chip, et altum insigne integritatis flipchip packaging offert facilem migrationem inter familiares in eadem sarcina.Omnes fasciculi praesto sunt in Pb-free et in optione pb fasciculi selecti.
Disposito altae operationis et infimae potentiae cum 28 um, HKMG, HPL processus, 1.0V core voltage processus technologiae et 0.9V core voltage optionis etiam inferioris potentiae.