Product attributa

Intel revelat 3D chip details: positis 100 sescenti transistores capax, consilia in anno 2023 deducendi

3D chip reclinata est Intel nova directio ad legem Moore provocandam, componentibus logicis in chip positis ad densitatem CPUs, GPUs, et AI processorum dramatically augendam.Cum processibus chippis prope fiebat, hoc solum potest esse modus ut ad meliores effectus perseveret.

Nuper Intel praesentavit nova singularia de 3D Foveros consilium chip venturo Meteor Lacum, Sagitta lacum, et Lacum Lunarem astulas ad industriam semiconductoris colloquii Hot Chips 34 .

Recentes rumores suggesserunt Meteor Lacum Intel moratum iri propter necessitatem mutandi laterem Intel's GPU/cissi a TSMC 3nm nodi ad 5nm nodi.Dum Intel adhuc notitias de nodi specie non communicavit eo utetur pro GPU, societas repraesentativa dixit nodi destinatum pro componentibus GPU non mutatum esse et processum in vestigio ad tempus emissionis anno 2023 inventurum.

Notabiliter, hoc tempus Intel dabit tantum unum ex quattuor partibus (parte CPU) ad aedificandum suum Meteor Lacum astulas – TSMC alia tria generabit.Industria fontes demonstrant laterem GPU esse TSMC N5 (5nm processum).

Intel has imagines ultimas processus Meteoris Lake communicavit, quae nodi processum Intel's 4 7nm adhibebit et primum mercatum quasi processus mobilis cum sex magnis nucleis et duobus parvis nucleis feriet.Meteor Lacus et Sagitta Lacus astulae necessitates rerum mobilium et desktop PC mercatus operiunt, dum Lunar Lake in pugillaribus tenuibus et levibus adhibebitur, 15W et infra forum obtegens.

Progressus in fasciculis et connexionibus faciem processus moderni cito mutantur.Ambae nunc tam magnae sunt quam processus nodi technologiae subiectae – et aliquo modo maioris momenti argumenti.

Multae aperitiones Intel Lunae die in technologia sua 3D Foveros packaging focused, quae pro fundamento Meteor Laci, Sagittae Lake, et Processus Lunae Lunae pro mercatu consumendo adhibebuntur.Haec technicae artis permittit ut perpendiculariter acervum minutorum astularum in basi chip unita cum Foveros coniungat.Intel usus est etiam Foveros suis Ponte Vecchio et Rialto Ponte GPUs et Agilex FPGAs, ut technologiae subiecta considerari posset pro pluribus productorum generationis societatis proximis.

Intel antehac 3D Foveros ad mercatum suum processuum in low-volumen Lakefield adduxit, sed 4-tegularum Meteororum lacum et prope 50 tegula Ponte Vecchio sunt primum astulae societatis ut massa producta cum technicae artis.Post Lacum Sagitta, Intel transitus ad novum UCI interiungendum erit, qui sinit eam ecosystem inire cum interface normatis.

Intel revelavit eum quattuor Meteor Lacum chipsets (tegulas/tegulas" in locutione Intel passivorum super Foveros intermedii/basi tegulas collocaturum esse demonstravit.Tegula basis in Meteor Lacu differt ab illa in Lakefield, quae in sensu SoC considerari potest.3D Foveros technologiae packinging iacuit intermedium activam etiam sustinet.Intel dicit eam utitur vi low-cost et humilis optimized 22FFL processum (idem ac Lakefield) ad Foveros interpositum tabulatum fabricare.Intel etiam renovatio 'Intel 16' variationem huius nodi praebet ad officia inventa, sed qua versione Meteor Lake basi tegularum Intel utetur, non liquet.

Intel modulos computandos instituet, I/O cuneos, caudices SoC, et cuneos graphicos (GPUs) utens Intel 4 processuum in hac strato intermedio.Omnes hae unitates per Intel et usum architecturae Intel designantur, sed TSMC OEM in I/O, SoC et GPU in eis impedit.Hoc significat quod Intel tantum CPU et Foveros cuneos producere vult.

Industria fontes effluo ut I/O moriatur et SoC in processu TSMC N6 fiunt, dum tGPU utitur TSMC N5.(Notabile dignum est quod Intel refert ad tegulam I/O' sicut 'I/O Expander', vel IOE)

Nodi futuri in Foveros roadmap comprehendunt 25 et 18-micron vocum.Intel dicit etiam theoretice possibilem esse ut 1-micron gibba spaciatur in futurum utens Hybrid Bonded Interconnects (HBI).