In Stock 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Product attributa

 Ager Programmabilis Porta ordinata

 Aagri-programma porta ordinata(FPGA) estintegrated circuitudisposito ut felis a elit vel excogitatoris post vestibulum - unde verbumcampus programmabilis.In FPGA configuratione plerumque certa usus ahardware descriptio linguae(HDL), similis usus pro anapplicationem Utilia ambitum integratum(ASIC).Circuitu describuntantea figurationem designare solebant, sed haec magis magisque rara ob adventum ipsiuselectronic design automationinstrumenta.

FPGAs continent ordinataprogrammable ratione caudicesHierarchia autem inter se connexiones reconfigurabiles permittens caudices inter se infiguntur.Logica caudices felis complexu praestare possunt configuraricombinationibus functionibus, vel ut simplexlogice portassicutETetXOR.Pleraque FPGAs, logicae caudices etiam includuntmemoria elementisquae simplex sitflip-flopsvel insulis plenius memoriae.^[1]Multi FPGAs reprogrammed possunt ad differentiam efficiendamlogicae muneraPermittens flexibilereconfigurable computout fit incomputatrum software.

FPGAs insigne munus habentembedded ratioevolutionis ob eorum facultatem incipere programmata programmatum simul cum ferramentis efficiunt, ut systema perficiendi simulationes in primo tempore evolutionis praebeant, et varias tentationes systematis et iterationes designandi permittant antequam architectura systematis finalisandi.^[2]

Historia [edit]

De industria FPGA orta estprogrammable legere solum memoria(PROM) and *logicae programmabiles cogitationes(PLDs).PROMs et PLDs utraque facultate programmatis in batches in officina vel in agro (programma- tica).^[3]

Alteraanno 1983 condita et industriam primum logicae notae reprogrammabilis anno 1984 — EP300 — quae vicus fenestrae in fasciculo elaboravit ut utentes permisit ut luceret lucernam ultra-violanam in alea deleas.EPROMcellulae figurae fabrica tenuit.^[4]

Xilinxproduci primo commercium viable agro, programmabileporta ordinatain 1985^[3]- XC2064.^[5]XC2064 portas programmabiles habuit et inter se connexiones inter portas, incepta novae technologiae et mercatus.^[6]XC2064 Logicas configurabiles habuit 64 cum duabus tribus inputibus (CLBs)lookup tables(LUTs).^[7]

Anno 1987, theNaval Surface Warfare Centerexperimentum a Steve Casselman propositum fundebat ad explicandum computatorium qui 600,000 portas reprogrammabiles efficere volebat.Casselman felix fuit et ad systema pertinentia patentia anno 1992 edita est.^[3]

Altera et Xilinx inexhausta permanserunt et cito ab anno 1985 usque ad medium 1990 creverunt, cum competitores pullulaverunt, partem mercatus participes coepe- runt.By 1993, Actel (nuncMicrosemi) circa 18 centesimas fori militabat.^[6]

1990s periodus celeris incrementi FPGAs fuerunt, tam in ambitu ruditatis quam in volumine productionis.Primis 1990s, FPGAs principaliter adhibitae sunttelecommunicationumetnetworking.Ex fine decennii, FPGAs iter invenerunt in applicationes consumendi, autocineti et industriae.^[8]

Per 2013, Altera (31 percent), Actel (10 percent) et Xilinx (36 percent) simul repraesentantur circa 77 centesimas mercatus FPGA.^[9]

Societates sicut Microsoft inceperunt uti FPGAs ad accelerandum summus perficientur, systemata computationaliter intensiva (sicut inMauris interdumqui agunt eorumBing quaero engine), propterperficientur per wattutiliter FPGAs libera.^[10]Microsoft coepit uti FPGAs toaccelerateBing in 2014, et anno 2018 FPGAs disponere incepit per alia centra data pro suis laboribus.Caeruleus nubes computingsuggestum.^[11]

Sequentia tempora indicant progressus in diversis aspectibus FPGA designandi:

Portae

• 1987: 9,000 portae, Xilinx^[6]
• 1992: 600,000, Naval Surface Agone Department^[3]
• Early 2000s: millions^[8]
• 2013: L decies, Xilinx^[12]

Forum amplitudo

• 1985: Primum commerciale FPGA : Xilinx XC2064^[5][6]
• 1987: $14 decies centena millia^[6]
• c.MCMXCIII: >$ CCCLXXXV decies centena^{[6][defecit verificationem]}
• 2005: $1.9 sescenti^[13]
• 2010 aestimationes: $2.75 billion^[13]
• 2013: $5.4 sescenti^[14]
• 2020 aestimatio: $9.8 sescenti^[14]

Design incipit

Adesign satusest nova consuetudo designandi ad exsequendum in FPGA.

• 2005: 80,000^[15]
• 2008: 90,000^[16]

Design[edit]

Hodiernae FPGAs magnas opes habentlogice portaset RAM cuneos ad complendas computationes digitales implicatas.Ut FPGA designationes adhibent velocissimas I/O rates et data bidirectionalelit, provocatio fit ad verum tempus validum comprobandum data intra tempus utile ac tempus tenendi.

Solum consiliodat auxilium destinatio intra FPGAs ad haec tempora cohibenda.FPGAs adhiberi possunt ad aliquam functionem logicam efficiendam, quam anASICpraestare possit.Facultas ad functiones renovandas post naves,pars re-configurationisportionis consilium^[17]et humiles machinationes non-recurrentes ad consilium ASIC (non obstante communitate unitatis sumptum), utilitates pro multis applicationibus praebent.^[1]

Quaedam FPGAs analogas habent praeter functiones digitales.Commune analogon pluma est programmablerate occiditin unoquoque output clavum permittens fabrum ut humilis rates demitteret in paxillos leviter onustos qui alioquin essentanulusor *copulabisInconvenienter, ac rates superiores figere in canalibus rapidis valde oneratis in canalibus quae alias tardius currunt.^[18][19]Item communes sunt vicus-.crystallum oscillatorium, ob-resistentiae-capacitatis oscillatoriae, ettempus-clausa loramentacum embeddedvoltage continentes oscillatoresusus est ad horologium generationis et administrationis necnon pro summus velocitatis serialiser-deserializer (SERDES) horologiorum et receptoris horologii recuperationis transmittendi.Satis communia sunt differentialiacomparatoresin input paxillos constituebant coniungidifferentiale significatrivos.Pauci "mixta signumFPGAs "integrata periphericisAnalog-ad-digital converters(ADCs) etdigital-ad-analog converters(DACs) cum Analog signum condicionibus caudices permittens eos operari ut asystema-in-a-chip(SoC).^[20]Tales machinae lineam inter FPGA labefaciunt, quae digitales et cyphris portat in programmatibus internis inter se connexis, etager programmabile Analog ordinata(FPAA), quae valores analogos in programmatibus internis connexis inter se fert.

Logica caudices[edit]

Articulus principalis:Logica obstructionum

Exemplar simplicius exemplum cellulae logicae (LUT –Lookup mensam, FA -plena vipera, DFF -D-genus flip-flop)

Frequentissima FPGA architectura est ordinata ofratione caudices(dicitur configurabilis logica caudices, CLBs, vel caudices, LABs, pendens a venditore);EGO / O padsac fundere venas.^[1]Fere omnes canales excitandi eandem latitudinem habent (numero filis).Multiplices I/O pads in altitudinem unius ordinis vel ad latitudinem columnae unius ordinatae aptare possunt.

“Applicatio circuii in FPGA congrua opum formanda est.Cum numerus CLBs/LABs et I/Os requiratur facile ex consilio determinatur, numerus vestigiorum vestigiorum necessarius multum variare potest etiam inter consilia eadem cum logica.(Exempli gratia, aperticam switchmulto magis requirit excitandas quam a *systoles ordinatacum porta ejusdem comitis.Cum insueta fudisset vestigia, augent sumptus (et diminutionem operis) partis sine ullo fructuo praestante, FPGA artifices satis iustas semitas praebere conantur, ut pleraque consilia quae in terminis apta erunt.lookup tables(LUTs) et / os esse potestfugatus.Hoc determinatur per aestimationes ut ea quae exRent regulaeaut experimenta cum consilia existentium. "^[21]Ut a MMXVIII,retis-on-chiparchitecturae ad excitandas et connexiones promoventur.^{[locus opus]}

In genere, stipes logicus ex paucis cellulis logicalibus (vocatur ALM, LE, scalpere etc.).Cellula typica consistit in 4-input LUT, aplena vipera(FA) et aD-genus flip-flop.Hae in duas 3-input LUTs dividi possent.Innormalis modusquae componuntur in 4-input LUT per primammultiplexer(mux).Inarithmeticamodo, viperae outputs aluntur.Modi selectio in secundo mux programma est.In output potest esse velsynchroneor *asynchronous "programma ter- mux fretus.In praxi, integrae vel partes viperae suntcondita munerain LUTS ad salvandumlocus.^[22][23][24]

Durum caudices [edit]

Familiae FPGA modernae in facultates praedictas dilatant ut altiorem gradum functionis in Pii fixa includant.Has communes functiones habentes in ambitu infixas reducet aream requisitam et dat munera celeritatis aucta comparata ad eas aedificandas a primitivis logicis.Exempla harum includitmultiplicatores, genericDSP caudices,embedded processors, High Volo I / O Logica et embeddedmemoriae.

Altior finis FPGAs potest continere excelsum celeritatemmulti gigabit transceiversetdurum IP corosutprocessus metretas,Ethernet medium accessum imperium turmas,PCI/PCI Expressmagistrae, et externae memoriae moderatoris.Hae nuclei iuxta fabricam programmabilem existunt, sed ex structuristransistorespro LUTS sic habent ASIC-graduperficienturetpotentia consummatiosine notabili opum fabricarum quantitate consumpto, plura relinquens de fabrica liberam ad logicam schedulam specialem.Transceivers multi gigabit etiam altum perficientur Analog input et output in circuitu continent cum summus velocitate serialisers et deserializers, partes quae ex LUTs aedificari non possunt.Superius gradu corporis iacuit (PHY) functionality utlinea codingfortasse vel non perficiantur iuxta serialiatores et desertores in logica dura, secundum FPGA.