order_bg

products

Nova et originalia LCMXO2-2000HC-4TG144C Integrated circuit .

Description:

MachXO2 familia potentiae ultra humiles, instanti-on, non volatilis PLDs sex machinis densitatibus vagantibus ab 256 ad 6864 Tabulae speculae (LUTs).Praeter LUT-substructum, logicam programmabilem low-cost hae machinae plumae embeddae Clausus RAM (EBR), RAM distributus, Mico User Memoria (UFM), Phase Locked Loops (PLLs), prae machinato fonte synchrono I/O sustentatio, figura provecta. fulcimentum inter facultates binas et induratas versiones functionum vulgarium adhibitarum ut SPI moderatoris, I2C controller and timer/ counter.Haec fea tures permittunt has machinas in parvo pretio, magno volumine edacitatis et applicationes systematis adhibendas esse.


Product Detail

Product Tags

Product attributa

EXEMPLUM DESCRIPTIO
Categoria Integrated Circuitus (IC)Embedded - FPGAs (porta agri Programmabilis Forum)
Mfr Lattice Semiconductor Corporation
Series MachXO2
sarcina Tray
Product Status Active
Numerus LABS / CLBs 264
Numerus Elementorum Logicorum / Cellulae 2112
Summa RAM Bits 75776
Numerus I / O * 111
Voltage - Supple 2.375V ~ 3.465V
Adscendens Type Superficie montis
Operating Temperature 0°C ~ 85°C (TJ)
Sarcina / Case 144-LQFP
Elit Fabrica Package 144-TQFP (20x20)
Basis Product Number LCMXO22000
SPQ 60/pcs *

Introductio

Agro programmabili portae ordinatae, quae productio ulterioris progressionis ex machinis programmalibus ut PAL, GAL, CPLD et cetera.Apparet ut semi-consuetudo circuii in campo applicationis ambitus ambitus speciales (ASICs), qui non solum defectus ambitus consuetudinis solvit, sed etiam defectus limitatorum numerorum programmabilium machinae portae circuitus superat.

Principium opus

Novam notionem cellae logicae FPGA induit LCA (Logic Cell Array), quae tres includit partes: logicam configurabilem moduli CLB, input moduli IOB (Input Output Block) et nexum internum (Interconnect).Praecipuae notae FPGAs sunt:
1) Usura FPGA ad circulos ASIC designandum, utentes non indigent ad astulas producendas ut apto scalpello capiantur.
2) FPGA adhiberi potest ut specimen gubernatoris aliorum circuitus ASIC plene nativus vel semi-natus.
3) FPGA opes flip-flops habet et intus paxillos I/O.
4) FPGA una est e machinis cum cyclo brevissimo designato, sumptus evolutionis infimae et periculum infimum in ambitu ASIC.
V) CHMOS processum altum celeritatem, humilis consummationem potentiae FPGA assumit et cum CMOS et TTL gradibus compatitur.
Dici potest quod FPGA chippis sunt optimae electiones pro parvis batch systematis ad meliorem systematis integrationem et constantiam.

FPGA programmatum est per rationem repositam in chip RAM ut eius statum operantem instituat, ideo RAM- chip in programmari debet cum operando.Usores diversis modis programmandi uti possunt secundum diversos modos conformationis.

Cum in potestate, chip FPGA notitias ex EPROM in RAM programmatis legit, et, finita configuratione, FPGA ingreditur statum operantes.Postquam virtute amissa est, FPGA redit ad schedas albas, et interna logica relatio evanescit, FPGA saepe adhiberi potest.FPGA programmatio dedicatum FPGA programmatorem non requirit, solum propositum generale EPROM et PROM programmatis.Cum opus FPGA mutare debes, EPROM modo muta.Hoc modo idem FPGA, varia programmandi notitia, varias functiones circuire potest.Usus igitur FPGAs flexibilis est.

Configurationis modorum

Habet FPGA varios modos configurationis: modus principalis parallelus est FPGA, et plus EPROM;Magister-servus modus unam TOMUS PROM programmandi plures FPGAs sustinere potest;Vide modus programmari potest cum Vide PROM FPGA;Modus periphericus permittit FPGA uti periphericis microprocessoris, a microprocessoris programmatis.

Exitus ut celeri leo clausuram assequendum, minuendi vim consummationis et sumptus, horologii optimizing procurationem, et intricationem consiliorum FPGA et PCB reducendo semper fuerunt cardinis quaestiones ad systema machinarum machinarum utentium FPGAs.Hodie, ut FPGAs movent ad densitatem altiorem, capacitatem maiorem, ad consummationem potentiae inferioris, et ad maiorem integrationem IP, adiuvant fabrum systematis ratio ab his superioribus spectaculis, dum contra novum consilium provocat ob inauditum gradum perficiendi et facultatem FPGAs.


  • Priora:
  • Deinde:

  • Epistulam tuam hic scribe et mitte nobis